北京时间12月8日，为期4天的2024年IEEE国际电子器件会议（IEDM 2024）在美国旧金山开幕。会上，英特尔代工展示了多项技术突破，助力推动半导体行业在下一个十年及更长远的发展。
随着半导体行业朝着到2030年在单个芯片上实现一万亿个晶体管的目标前进，为了满足人们对能效更高、性能更强且成本效益更高的计算应用的需求，晶体管和互连微缩技术的突破及先进的封装能力正变得日益关键。
在此次会议上，为了提升芯片性能、改善互连，英特尔代工展示了减成法钌互连技术。他们通过采用钌这一新型替代性金属化材料，实现了在互连微缩方面的重大进步。英特尔代工还率先在研发测试设备上展示了一种可行、可量产、具有成本效益的减成法钌互连技术。在间距小于或等于25纳米时，采用减成法钌互连技术实现的空气间隙使线间电容最高降低了25%。这一解决方案有望在英特尔代工的未来制程节点中得以应用。
为了在芯片封装中将吞吐量提升100倍，进而实现超快速的芯片间封装，英特尔代工首次展示了选择性层转移技术。这是一种异构集成解决方案，能够以更高的灵活性集成超薄芯粒。与传统的芯片到晶圆键合技术相比，选择性层转移能够让芯片的尺寸变得更小，纵横比变得更高。这项技术还带来了更高的功能密度，并可结合混合键合或融合键合工艺，提供更灵活且成本效益更高的解决方案，封装来自不同晶圆的芯粒。该解决方案也为人工智能应用提供了一种更高效、灵活的架构。
此外，为了将RibbonFET GAA晶体管的微缩推向更高水平，英特尔代工展示了栅极长度为6纳米的硅基RibbonFET CMOS晶体管，在大幅缩短栅极长度和减少沟道厚度的同时，在对短沟道效应的抑制和性能上达到了业界领先水平。为了在互补场效应晶体管（CFET）之外进一步加速GAA技术创新，英特尔代工展示了其在2D GAA NMOS（N 型金属氧化物半导体）和PMOS（P 型金属氧化物半导体）晶体管制造方面的研究，将晶体管的栅极长度微缩到了30纳米。
在IEDM 2024上，英特尔代工还分享了对先进封装和晶体管微缩技术未来发展的愿景，认为以下三个关键的创新点将有助于人工智能在未来十年朝着能效更高的方向发展：先进内存集成，以消除容量、带宽和延迟的瓶颈；用于优化互连带宽的混合键合；模块化系统及相应的连接解决方案。
同时，英特尔代工倡议，通过关键性和突破性创新，持续推进晶体管微缩，推动实现“万亿晶体管时代”。英特尔代工还报告了对于能够在超低电压（低于300毫伏）下运行的晶体管的研发，将如何有助于解决日益严重的热瓶颈，并大幅改善功耗和散热。
本文链接：英特尔展示互连微缩技术突破性进展http://www.sushuapos.com/show-11-15124-0.html
声明：本网站为非营利性网站，本网页内容由互联网博主自发贡献，不代表本站观点，本站不承担任何法律责任。天上不会到馅饼，请大家谨防诈骗！若有侵权等问题请及时与本网联系，我们将在第一时间删除处理。
上一篇： 研究者揭示白云鄂博地区碳酸岩系统结构特征